ID บทความ: 000086765 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/03/2018

ทําไมการตั้งค่าการเน้นล่วงหน้าในรุ่น Intel Stratix 10 FPGA IBIS จึงเปิด "เปิด" เสมอ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    Intel Stratixรุ่น IBIS FPGA 10 รุ่นที่สร้างขึ้นด้วยมาตรฐาน I/O ของ DSSTL12, DHDMI12, เอาต์พุต POD12 หรือ SSTL12 และการยกเลิก Rs ด้วยการตั้งค่า I/O ก่อนการเน้นมักจะแสดงพฤติกรรม "เปิด" ก่อนการเน้นเสมอโดยไม่คํานึงถึงการตั้งค่า I/O

    นี่เป็นเพราะข้อบกพร่องในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.1

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.1 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.25 จากลิงก์ต่อไปนี้:

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้