ID บทความ: 000086747 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 10/10/2018

ข้อมูลสามารถจัดเก็บข้อมูลล่วงหน้าใน FIFO การเขียนข้อมูลใน Serial Flash Mailbox Client IP Core สําหรับ FPGA Stratix®10 กับโฮสต์ JTAG ได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

FIFO การเขียนข้อมูลหมายถึงบัส "wr_mem" ใน Serial Flash Mailbox Client IP Core สําหรับ Stratix® 10 FPGAs หากต้องการจัดเก็บข้อมูลไว้ล่วงหน้าใน FIFO การเขียนข้อมูล คุณต้องเขียนข้อมูลไปที่บัส "wr_mem" คุณอาจอ้างถึงที่อยู่พื้นฐานและที่อยู่ปลายทาง ของ IP wr_mem ในตัวออกแบบแพลตฟอร์มสําหรับที่อยู่เริ่มต้นและรายการที่อยู่ที่คุณสามารถเขียนได้

ความละเอียด

สําหรับรายละเอียดเพิ่มเติมเกี่ยวกับขั้นตอนการดําเนินการเขียน คุณอาจดูที่ คู่มือผู้ใช้ Serial Flash Mailbox Client IP Core สําหรับ FPGAs Stratix® 10

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้