คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 18.1 และก่อนหน้า คุณอาจเห็นข้อความเตือนด้านบนในขั้นตอนที่พอดีหากคุณใช้คําสั่ง write_sdc -expand .sdc ใน Intel® Timing Analyzer ปัญหานี้เกิดขึ้นหากคุณมี Intel® Max® 10 Soft LVDS Intel® FPGA IPในการออกแบบของคุณ
ความละเอียด
หากต้องการแก้ไขปัญหานี้ แก้ไขขั้นตอนcreate_generated_clockของ.sdc ตามต่อไปนี้:
จาก -phase -90/1 ปรับเปลี่ยนเป็น -phase [expr -90/1]
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 19.1