ID บทความ: 000086696 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 14/06/2018

ฉันจะเชื่อมต่อพิน VCCIO3B และ VREFB3BN0 ในแพ็คเกจ 10CX085 U84 ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สําหรับ FPGAs GX Intel® Cyclone® 10 แพ็คเกจ 10CX085 U484 ไม่มี I/O Bank 3B อย่างไรก็ตาม คุณจะเห็นพิน I/O ของธนาคาร 3B อยู่ในไฟล์พินเป็น VREFB3BN0 และ VCCIO3B ตําแหน่งพินเหล่านี้คือ H2, J1, K2 และ K3 ไฟล์พินแนะนําให้คุณเชื่อมต่อพินเหล่านี้เข้ากับพลังงานในขณะที่การบ้านที่ถูกต้องควรเป็นแบบฝัง

ความละเอียด

เชื่อมต่อพินเหล่านี้เข้ากับสายดิน

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Cyclone® 10 GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้