ID บทความ: 000086681 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 28/07/2017

จะตั้งค่าตัวสร้างการรับส่งข้อมูล EMIF Arria 10 สําหรับการทดสอบลูปไม่จํากัดได้อย่างไร

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อสร้างการออกแบบตัวอย่าง Arria®10 EMIF ตัวสร้างการรับส่งข้อมูลจะถูกนําไปใช้ตามค่าเริ่มต้น แต่ไม่สามารถกําหนดค่าการตั้งค่าตัวสร้างการรับส่งข้อมูลผ่าน Qsys ได้

     

    ความละเอียด

    หลังจากสร้าง HDL สําหรับการออกแบบตัวอย่าง Arria 10 EMIF ให้เปลี่ยนไฟล์ Qsys IP Top ด้วยพารามิเตอร์ทั่วไปดังนี้:

    . TEST_DURATION ("INFINITE")

    ตัวสร้างการรับส่งข้อมูลจะทําการทดสอบการอ่าน/เขียนอย่างไม่มีที่สิ้นสุด

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้