ID บทความ: 000086668 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/11/2018

ร้ายแรง: (vsim-3817) พอร์ต "กําหนดค่า" ของเอนทิตี "system_altpll_0" ไม่ได้อยู่ในส่วนประกอบที่กําลังสร้างอินสแตนซ์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 18.1 และรุ่นก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดร้ายแรงที่กล่าวถึงข้างต้นเมื่อจําลองโมเดลการจําลองที่ใช้ VHDL ของ ALTPLL FPGA IP

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ อัปเดตสคริปต์การจําลองเพื่อใช้ไฟล์ Wrapper ระดับบนสุดของ IP จากชื่อ <ip>/สังเคราะห์/ไดเรกทอรีแทนที่จะเป็นชื่อ <ip>/การจําลอง/ไดเรกทอรี

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 12 ผลิตภัณฑ์

    Arria® II FPGA
    Intel® MAX® 10 FPGA
    Cyclone® II FPGA
    Cyclone® IV FPGA
    Cyclone® FPGA
    Stratix® II FPGA
    Cyclone® III FPGA
    Arria® GX FPGA
    Intel® Cyclone® 10 LP FPGA
    เอฟพีจีเอ Stratix®
    Stratix® IV FPGA
    Stratix® III FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้