ID บทความ: 000086638 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 16/11/2018

ฉันควรรอนานแค่ไหนหลังจาก nSTATUS สูงก่อนที่จะสุ่มตัวอย่างสัญญาณ AVST_READY เมื่อกําหนดค่าอุปกรณ์ Intel® Stratix® 10 ในโหมดการกําหนดค่า Avalon-ST

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สัญญาณ AVST_READY จะไม่เปลี่ยนเป็นค่าที่ถูกต้องจนกว่าหลังจากพิน nSTATUS ไปถึงระดับสูงในอุปกรณ์ Intel® Stratix® 10 เมื่อกําหนดค่าในโหมด Avalon-ST

ความละเอียด

ขอแนะนําให้รออย่างน้อย 500 ดอลลาร์หลังจากพิน nSTATUS สูงก่อนที่จะสุ่มตัวอย่าง AVST_READY และดําเนินการกําหนดค่า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้