ID บทความ: 000086638 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 16/11/2018

ฉันควรรอนานแค่ไหนหลังจาก nSTATUS สูงก่อนที่จะสุ่มตัวอย่างสัญญาณAVST_READYเมื่อกําหนดค่าอุปกรณ์ Intel® Stratix® 10 ในโหมดการกําหนดค่า Avalon-ST

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สัญญาณAVST_READYจะไม่เปลี่ยนเป็นค่าที่ถูกต้องจนกว่าหลังจากพิน nSTATUS ไปถึงระดับสูงในอุปกรณ์ Intel® Stratix® 10 เมื่อทําการกําหนดค่าในโหมด Avalon-ST ขอแนะนําให้รออย่างน้อย 500 ดอลล่าร์หลังจากพิน nSTATUS สูงก่อนที่จะสุ่มตัวอย่างAVST_READYและดําเนินการกําหนดค่าต่อ

ความละเอียด

 


 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้