ID บทความ: 000086620 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/06/2021

ทําไมการกําหนดค่าอุปกรณ์ Intel® Stratix® 10 MX ใหม่ล้มเหลวเมื่อพอร์ตhbm_only_reset_inของ Intel® FPGA IPอินเทอร์เฟซหน่วยความจําแบนด์วิดธ์สูง (HBM2) เชื่อมต่อกับเอาต์พุตของ Intel® FPGA Reset รีลีสFPGA IP หรือตรรกะคอร์อื่นๆ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® อินเทอร์เฟซหน่วยความจำแบนด์วิทสูง (HBM2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 และก่อนหน้า การกําหนดค่าอุปกรณ์ Intel® Stratix® 10 MX ใหม่ในโหมดผู้ใช้จะล้มเหลวหากพอร์ตhbm_only_reset_inสําหรับ Intel® FPGA IPอินเทอร์เฟซแบนด์วิดธ์สูง (HBM2) เชื่อมต่อกับเอาต์พุตของINTEL® FPGAรีเซ็ตFPGA IP หรือตรรกะคอร์อื่น ๆ

    ระหว่างการกําหนดค่าใหม่ หากhbm_only_reset_inขับเคลื่อนด้วยค่าลอจิก 1'b1 แล้ว Intel® FPGA IPอินเทอร์เฟซหน่วยความจําแบนด์วิดธ์สูง (HBM2) จะอยู่ในสถานะรีเซ็ตเสมอและส่งผลให้การกําหนดค่าล้มเหลว

     

     

    ความละเอียด

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2

    ในการแก้ไขปัญหานี้ ให้อัปเดต เฟิร์มแวร์ตัวจัดการอุปกรณ์ล่าสุดสําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition 21.2/21.3/21.4/22.1/22.2/22.3

     

    เฟิร์มแวร์ตัวจัดการอุปกรณ์เวอร์ชั่นล่าสุดมีให้ดาวน์โหลดจากลิงก์ต่อไปนี้:

    เฟิร์มแวร์อุปกรณ์ล่าสุดสําหรับอุปกรณ์ Intel® Agilex™ และอุปกรณ์ Intel® Stratix® 10 คืออะไร

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 MX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้