เมื่อใช้ซอฟต์แวร์ Quartus® Prime เวอร์ชัน 18.1 และการอัปเกรดการออกแบบ Stratix® 10 ที่มีอยู่ที่มี HPS EMIF และไม่มี HPS EMIF อยู่ในคอลัมน์ I/O เดียวกัน คุณอาจเห็นข้อผิดพลาดที่คล้ายกันตามที่แสดงด้านล่างในระหว่างการคอมไพล์
ข้อผิดพลาด(16282): คอร์ IP อินเทอร์เฟซหน่วยความจําภายนอก (EMIF) สองคอร์ขึ้นไปในคอลัมน์เดียวกันใช้รูทีนการสอบเทียบที่แตกต่างกัน ข้อผิดพลาดนี้เกิดขึ้นเมื่อคอร์ IP ที่วางอยู่ในคอลัมน์เดียวกันถูกสร้างขึ้นใน Quartus เวอร์ชันต่างๆ หรือเมื่อวางอินเทอร์เฟซหน่วยความจําสําหรับระบบฮาร์ดโปรเซสเซอร์ (HPS) ไว้ในคอลัมน์เดียวกันด้วยอินเทอร์เฟซหน่วยความจําปกติ สร้างคอร์ IP อินเทอร์เฟซหน่วยความจําทั้งหมดใน Quartus เวอร์ชันปัจจุบันใหม่ หากมีการสร้างคอร์ใน Quartus เวอร์ชันต่างๆ ไม่สามารถวางอินเทอร์เฟซหน่วยความจําปกติในคอลัมน์เดียวกันกับอินเทอร์เฟซหน่วยความจํา HPS ได้
ข้อมูล(16283): IP: ed_synth_emif_s10_0 (ไฟล์ hex: ed_synth_emif_s10_0_altera_emif_arch_nd_181_xcenvri_iossm_synth.hex)
ข้อมูล(16283): IP: HPS_TEst_Qsys_emif_s10_hps_0 (ไฟล์ hex: HPS_TEst_Qsys_emif_s10_hps_0_altera_emif_arch_nd_180_rbnwjza_iossm_synth.hex)
โปรดทราบว่าพาธลําดับชั้นและชื่อไฟล์อาจแตกต่างกันไปสําหรับการออกแบบที่กําหนด
ในซอฟต์แวร์ Quartus® Prime เวอร์ชัน 18.1 อัปเกรดและสร้างทั้ง HPS EMIF IP และ IP ที่ไม่ใช่ HPS EMIF IP จากนั้นคอมไพล์การออกแบบใหม่