เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 18.1 และอัปเกรดการออกแบบ Intel Stratix® 10 ที่มีอยู่ที่มี HPS EMIF และ HPS EMIF ที่ไม่ใช่ที่วางไว้ในคอลัมน์ I/O เดียวกัน คุณอาจเห็นข้อผิดพลาดที่คล้ายกันดังที่แสดงด้านล่างในระหว่างการคอมไพล์
ข้อผิดพลาด(16282): คอร์ IP อินเทอร์เฟซหน่วยความจําภายนอก (EMIF) สองคอร์ขึ้นไปในคอลัมน์เดียวกันใช้ขั้นตอนการสอบเทียบที่แตกต่างกัน ข้อผิดพลาดเกิดขึ้นเมื่อแกน IP อยู่ในคอลัมน์เดียวกันถูกสร้างขึ้นใน Quartus เวอร์ชันต่างๆ หรือเมื่อวางอินเทอร์เฟซหน่วยความจําสําหรับฮาร์ดโปรเซสเซอร์ระบบ (HPS) ในคอลัมน์เดียวกันด้วยอินเตอร์เฟซหน่วยความจําปกติ สร้างคอร์ IP อินเทอร์เฟซหน่วยความจําทั้งหมดใน Quartus เวอร์ชันปัจจุบันหากคอร์ถูกสร้างขึ้นในเวอร์ชัน Quartus ที่แตกต่างกัน ไม่สามารถวางอินเตอร์เฟซหน่วยความจําปกติในคอลัมน์เดียวกันกับอินเทอร์เฟซหน่วยความจํา HPS ได้
ข้อมูล(16283): IP: ed_synth_emif_s10_0 (ไฟล์ hex: ed_synth_emif_s10_0_altera_emif_arch_nd_181_xcenvri_iossm_synth.hex)
ข้อมูล(16283): IP: HPS_TEst_Qsys_emif_s10_hps_0 (ไฟล์ hex: HPS_TEst_Qsys_emif_s10_hps_0_altera_emif_arch_nd_180_rbnwjza_iossm_synth.hex)
โปรดทราบว่าพาธลําดับชั้นและชื่อไฟล์อาจแตกต่างออกไปสําหรับการออกแบบที่กําหนด
ในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 18.1 ให้อัปเกรดและสร้างทั้ง HPS EMIF IP และ IP ที่ไม่ใช่ HPS EMIF แล้วคอมไพล์การออกแบบใหม่