ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.2 และด้านล่าง การกําหนดค่า CvP อาจทําให้อุปกรณ์ Agilex™ 7 FPGA ค้างหากมีการส่ง periphery/core bitstream ที่ตัดทอนหรือเสียหาย เมื่อ FPGA ค้างเนื่องจากการรับ periphery/core bitstream ที่ถูกตัดทอนหรือเสียหาย การกําหนดค่าใหม่ที่ตามมาผ่านโหมดการเริ่มต้น CvP/โหมด CvP Update จะไม่สามารถทําได้
ปัญหานี้ได้รับการแก้ไขแล้วในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.2