เมื่อใช้ VCO Post-Scale divide-by-2 Counter (k) ที่มีอยู่ใน Stratix® II และ HardCopy® II device PLL ที่รวดเร็วและใน Cyclone® II device PLLs, ซอฟต์แวร์ Quartus® II เวอร์ชั่น 5.0 SP1 และก่อนหน้านี้กําลังตั้งค่าบิตการกําหนดค่าที่สอดคล้องกับการเปลี่ยนเฟส PLL บางอย่างอย่างไม่ถูกต้อง ซึ่งอาจทําให้ PLL สูญเสียการล็อกและความถี่สัญญาณนาฬิกาเอาต์พุตไม่ถูกต้องหรือถูกขับเคลื่อนโดย GND ปัญหานี้มีผลกับช่วงความถี่ VCO ที่ต่ํากว่าเท่านั้น เช่น 150-520MHz ในอุปกรณ์ Stratix II และ HardCopy II อุปกรณ์ PLL ที่รวดเร็วและ 300-500MHz ใน PLL อุปกรณ์ II Cyclone
หากเป็นไปได้ คุณสามารถแก้ไขปัญหานี้ได้โดยใช้ความถี่ VCO ที่สูงกว่า 500MHz สําหรับอุปกรณ์ Cyclone II หรือ 520MHz สําหรับอุปกรณ์ Stratix II และ HardCopy II
สําหรับซอฟต์แวร์ Quartus II เวอร์ชัน 5.0 SP1 คุณสามารถติดตั้งโปรแกรมแก้ไข 1.21
- ซอฟต์แวร์ Quartus II เวอร์ชัน 5.0 SP1 Linux Patch 1.21
- ซอฟต์แวร์ Quartus II เวอร์ชัน 5.0 SP1 Windows Patch 1.21
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 5.1