ปัญหาสำคัญ
คำอธิบาย
เมื่อพิน nPERSTL* ถือArria V GZ Hard IP สําหรับ PCI Express IP Core ในการรีเซ็ต, อินเทอร์เฟซ RX ไม่ได้เป็นอิมพีแดนซ์สูง แต่อินเทอร์เฟซ RX แสดงถึงความต้านทานต่อโอห์ม 1K หากลิงก์ พาร์ทเนอร์ทําการตรวจจับตัวรับสัญญาณในเวลานี้ อาจเป็นไปได้ เพื่อตรวจจับเลนของตัวรับสัญญาณบางตัว หากพาร์ทเนอร์ลิงก์ตรวจไม่พบ ทุกเลน เมื่อ Hard IP ออกจากการรีเซ็ตและเริ่มการฝึกอบรมการเชื่อมต่อ ลิงก์อาจถูกจํากัด และลิงก์อาจยกเว้นบางเลนที่ มีให้บริการจริง
ความละเอียด
วิธีแก้ไขปัญหาชั่วคราวคือการเลือก CMU PLL และการรีเซ็ตฮาร์ด คอนโทรลเลอร์สําหรับตัวแปร Gen2 ของ Arria V GZ Hard IP สําหรับ PCI Express IP Core