ID บทความ: 000086578 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/04/2014

ข้อผิดพลาด (12012): ทิศทางพอร์ตไม่ตรงกันสําหรับนิติบุคคล "altpcie_sv_hip_avmm_hwtcl:pcie_avgz_hip_avmm_0" ที่พอร์ต "tlbfm_out[0]" หน่วยงานด้านบนกําลังคาดหวังพิน "Output" ในขณะที่หน่วยงานที่ต่ํากว่ากําลังใช้พิน "อินพุต"

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

อาจพบเห็นข้อผิดพลาดนี้เมื่อพยายามคอมไพล์Arria® V GZ หรือ Stratix® V Hard IP สําหรับ PCI Express® สําหรับส่วนประกอบ Qsys แมปหน่วยความจําAvalon®ใน VHDL

ปัญหานี้เกิดจากปัญหาการแปลง Verilog HDL เป็น VHDL

ความละเอียด

แสดงความคิดเห็นเกี่ยวกับtlbfm_outที่ไม่เป็นทางการทั้งสองที่เกิดขึ้นจากตัวห่อหุ้มระดับบนสุดในไฟล์ที่กําลังเรียกส่วนประกอบ altpcie_sv_hip_avmm_hwtcl

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้