คำอธิบาย
อาจพบเห็นข้อผิดพลาดนี้เมื่อพยายามคอมไพล์Arria® V GZ หรือ Stratix® V Hard IP สําหรับ PCI Express® สําหรับส่วนประกอบ Qsys แมปหน่วยความจําAvalon®ใน VHDL
ปัญหานี้เกิดจากปัญหาการแปลง Verilog HDL เป็น VHDL
ความละเอียด
แสดงความคิดเห็นเกี่ยวกับtlbfm_outที่ไม่เป็นทางการทั้งสองที่เกิดขึ้นจากตัวห่อหุ้มระดับบนสุดในไฟล์ที่กําลังเรียกส่วนประกอบ altpcie_sv_hip_avmm_hwtcl
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต