ใช่ PLL LVDS เป็น PLL ประสิทธิภาพสูงที่ออกแบบมาสําหรับค่าความกระตุกต่ํา PLL เหล่านี้มีค่า jitter (โดยทั่วไปคือ 20 ps) ในเอาต์พุตนาฬิกาเมื่อเปรียบเทียบกับแบบปกติ (ไม่ใช่ LVDS) PLLs
ค่า jitter ของเอาต์พุตลูปแบบล็อกเฟส (LVDS) ของสัญญาณที่แตกต่างกันแรงดันไฟฟ้าต่ํา (PLL) แตกต่างจากเอาต์พุต PLL ปกติหรือไม่ (APEXTM 20KE, LVDS, PLL)
1
คำประกาศสิทธิ์
การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้