ID บทความ: 000086483 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 08/08/2018

ข้อผิดพลาด (170079): ไม่สามารถวางโหนด <dsp name=""> ของบล็อก DSP ชนิดได้ </dsp>

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นข้อผิดพลาดนี้หากการออกแบบของคุณมีอินสแตนซ์ DSP แบบเชนที่มีบล็อก DSP มากกว่าที่มีในขอบเขตนาฬิกาแบบหมุนในอุปกรณ์ของคุณ

การออกแบบ เช่น ตัวกรอง FIR ที่กําหนดเองเชื่อมต่อบล็อก DSP พร้อมกับบัสสแกนหรือโซ่ จํานวนบล็อก DSP ที่สามารถเชื่อมต่อกับบัสสแกนหรือโซ่มีจํากัด

ขีดจํากัดของจํานวนบล็อก DSP ในห่วงโซ่จะแตกต่างกันไปตามอุปกรณ์ และอิงตามจํานวนบล็อก DSP ในคอลัมน์ของขอบเขตนาฬิกาแบบหมุน ในการตรวจสอบขีดจํากัดนี้ ให้ทําตามขั้นตอนต่อไปนี้:

  • เรียกใช้การสังเคราะห์/การวิเคราะห์ในการออกแบบของคุณ
  • เปิดผู้วางแผนชิปและเลือก "ภูมิภาคนาฬิกาสไปร์" ในแท็บการตั้งค่าเลเยอร์ ตัวอย่างเช่น Arria® 10 10AX066 ถูกแบ่งออกเป็น 30 ขอบเขตนาฬิกาแกนหมุนตามที่แสดงด้านล่าง:

  • ซูมเข้าหนึ่งในภูมิภาคนาฬิกาสปิน แต่ละขอบเขตนาฬิกาแบบสปินอาจมีคอลัมน์ 1, 2 หรือ 4 DSP จํานวนบล็อก DSP และคอลัมน์ DSP จะแตกต่างกันไปในแต่ละขอบเขตนาฬิกาแบบหมุน ตัวอย่างเช่น ดูภาพด้านล่างของส่วนนาฬิกาแกน 15 ใน Arria® 10 10AX066 ที่มี 4 คอลัมน์ซึ่งคอลัมน์ที่ยาวขึ้น 2 คอลัมน์มีบล็อก DSP 31 บล็อก และคอลัมน์ที่สั้นกว่า 2 คอลัมน์มีบล็อก DSP 27 บล็อก

ใน Arria® 10 10AX066 จํานวนบล็อก DSP ต่อคอลัมน์นาฬิกาหมุนมีดังนี้:

1 คอลัมน์ของบล็อก DSP 19 บล็อก

40 คอลัมน์ของบล็อก DSP 27 คอลัมน์

8 คอลัมน์ของบล็อก DSP 28 บล็อก

8 คอลัมน์ของบล็อก DSP 30 คอลัมน์

4 คอลัมน์ของบล็อก DSP 31 บล็อก

คอลัมน์ทั้งหมด: 61

บล็อก DSP ทั้งหมด: 1687

หากการออกแบบของคุณเรียกใช้อินสแตนซ์ DSP แบบหลายห่วงโซ่ ให้เลือกจํานวนบล็อกอย่างเหมาะสม บล็อก DSP 27 ห่วงโซ่จะพอดีกับบริเวณนาฬิกาแกนหมุนเกือบทั้งหมดของ Arria® 10 10AX066

Fitter จะเลือกขอบเขตนาฬิกาแกนหมุนที่ดีที่สุดสําหรับการออกแบบของคุณ

ความละเอียด

เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ โปรดตรวจสอบให้แน่ใจว่าจํานวนบล็อก DSP ในห่วงโซ่ไม่เกินกว่าจํานวนบล็อก DSP ในคอลัมน์ภูมิภาคนาฬิกาแบบหมุน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้