ทําไมStratix 10 SoC ไม่สามารถทําการเขียนโปรแกรมไฟล์แฟลช JIC ให้เสร็จสมบูรณ์เมื่อใช้FPGAและ HPS JTAG ร่วมกัน

ในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 18.0 เครื่องมือ Quartus Prime Programmer อาจเกิดการขัดข้องเมื่อพยายามเขียนโปรแกรมไฟล์ JIC หากอุปกรณ์ Intel Stratix® 10 SoC ได้รับการกําหนดค่าด้วยตัวเลือก FPGA และ HPS JTAG รวม เนื่องจากในขั้นต้นFPGAเป็นอุปกรณ์ที่สองในห่วงโซ่ JTAG (หลังจาก HPS) แต่เมื่อตั้งโปรแกรมภาพตัวช่วยเหลือ SFL แล้ว HPS จะถูกลบออกและตอนนี้FPGAเป็นอุปกรณ์แรกในห่วงโซ่ JTAG

ความคลาดเคลื่อนในหมายเลขอุปกรณ์ JTAG ทําให้เครื่องมือ Quartus Programmer หยุดทํางานเนื่องจากคาดว่าอุปกรณ์ FPGA จะยังคงอยู่ที่เดิมในห่วงโซ่ JTAG ในระหว่างกระบวนการทั้งหมด

ปัญหานี้ไม่ส่งผลกระทบต่อคุณหาก:

1. อุปกรณ์ soC Intel® Stratix® 10 ยังคงไม่มีการกําหนดค่าก่อนที่จะเริ่มตั้งโปรแกรมไฟล์ JIC
2. HPS JTAG Intel Stratix 10 SoC กําลังใช้พิน I/O เฉพาะของ HPS และไม่ได้ใช้ห่วงโซ่ JTAG เดียวกันกับFPGA

ใช้หนึ่งในวิธีแก้ไขปัญหาต่อไปนี้เพื่อดําเนินการตั้งโปรแกรมแฟลชบนบอร์ด:

1. เพิ่มพลังบอร์ดด้วย MSEL[2:0] ตั้งค่าเป็น 111 (JTAG) ด้วยวิธีนี้ อุปกรณ์จะยังคงไม่ได้รับการกําหนดค่าก่อนการเขียนโปรแกรมไฟล์ JIC และห่วงโซ่ JTAG จะมีอุปกรณ์เดียวเท่านั้น (FPGA) เมื่อเครื่องมือ Quartus Prime Programmer เสร็จสิ้นการเขียนโปรแกรมไฟล์ JIC แล้ว คุณสามารถตั้งค่า MSEL[2:0] กลับไปเป็น 100 เพื่อให้อุปกรณ์บูตโดยอัตโนมัติจาก QSPI ในรอบพลังงานถัดไป
2. ดึง nCONFIG จากภายนอกไปยังระดับต่ําเมื่อเพิ่มพลังงานบอร์ดเพื่อป้องกันไม่ให้อุปกรณ์กําหนดค่าโดยใช้ QSPI เริ่มการเขียนโปรแกรม JIC โดยใช้ JTAG - เมื่อตั้งโปรแกรมภาพตัวช่วยเหลือ SFL แล้ว คุณสามารถวางพิน nCONFIG
3. ใช้ซอฟต์แวร์ที่ทํางานอยู่ใน HPS (เช่น U-boot) เพื่อตั้งโปรแกรมอุปกรณ์ QSPI วิธีการนี้ใช้รูปแบบไฟล์ Raw Programming Data (.rpd) แทนที่จะเป็นไฟล์ JIC โปรดดู คู่มือผู้ใช้การกําหนดค่า Intel Stratix 10 สําหรับขั้นตอนการสร้างไฟล์ตั้งโปรแกรม .rpd

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel Quartus Prime Pro