ดรอปดาวน์ความกว้าง Bridge Address ในส่วนอินเทอร์เฟซ FPGA ไปยัง HPS slave ของส่วน HPS FPGA AXI Bridges บนแท็บ FPGA Interfaces ของ Hard Processor System Intel® Stratix® 10 FPGA IP ช่วยให้สามารถเลือกที่อยู่ได้ถึง 40 บิต อย่างไรก็ตาม แผนผังที่อยู่ HPS ที่ปรากฏจาก FPGA จะมีเพียง 128GB หรือ 37 บิตเท่านั้น
ในการเชื่อมต่อระหว่าง HPS Intel® Stratix® 10 นั้น บิตที่มีลําดับสูงจะพร้อมใช้งานแต่ละเว้น Masters ที่เข้าถึงบริดจ์นี้ไม่ควรใช้บิตเหล่านี้
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วย Intel® Quartus®ซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชัน 20.1