คำอธิบาย
ในเอกสารแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Arria® 10 GX, GT และ SX Device Family แนวทางการเชื่อมต่อของพินHPS_Shared_Q2_2และHPS_Shared_Q4_2มีดังนี้:
"หากใช้เป็นอินพุต NAND Ready/Busy ให้เชื่อมต่อพินนี้ผ่านตัวต้านทานการดึงขึ้น 1-10-kΩ เพื่อVCCIO_HPSในธนาคาร I/O เฉพาะที่พินNAND_RBอยู่ หากไม่ได้ใช้ ให้ตั้งโปรแกรมในซอฟต์แวร์ Intel Quartus Prime เป็นอินพุตด้วยการดึงออกมาที่อ่อนแอ"
ซึ่งไม่ถูกต้อง ข้อความที่ถูกต้องควรเป็น:
"หากใช้เป็นอินพุต NAND Ready/Busy ให้เชื่อมต่อพินนี้ผ่านตัวต้านทานการดึงขึ้น 1-10-kΩ เพื่อVCCIO_2Lในธนาคาร I/O เฉพาะที่พิน NAND_RBอยู่ หากไม่ได้ใช้ ให้ตั้งโปรแกรมในซอฟต์แวร์ Intel Quartus Prime เป็นอินพุตด้วยการดึงออกมาที่อ่อนแอ"
ความละเอียด
การพิมพ์ผิดนี้มีกําหนดที่จะแก้ไขในรุ่น Quartus Prime ในอนาคต