ID บทความ: 000086395 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/07/2018

ส่วนประกอบที่สร้างขึ้นใน HLS ไม่ตอบสนองการแปลงเอนดิเนีย/เอนดิเอนด์ตัวใหญ่เพียงเล็กน้อย

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ส่วนประกอบอินเทอร์เฟซที่สร้างขึ้นโดยคอมไพเลอร์ HLS อยู่ในลําดับ endian น้อย (ตัวอย่าง interp_decim_filter) ที่บาง Altera® IP เช่น SGDMA อยู่ในการสั่งซื้อปลายทางขนาดใหญ่ ผู้ใช้อาจสังเกตเห็นสิ่งนี้เมื่อนําเข้าส่วนประกอบที่สร้างขึ้นใน Platform Designer

    ความละเอียด

    ขณะนี้ ไม่มีการสร้างคลาสเอนเทอร์เฟซของอินเทอร์เฟซการสตรีม โดยที่ผู้ใช้ต้องจัดการการแปลงตามเวลา ผู้ใช้สามารถจัดการส่วนนี้ในคําจํากัดความของคอมโพเนนต์<คอมโพเนนต์>_hw.tcl ได้

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วย High Level Synthesis เวอร์ชัน 18.0 มีการเพิ่มพารามิเตอร์ (firstSymbolInHighOrderBits) เพื่อจัดการการแปลงบนอินเทอร์เฟซการสตรีม

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้