ID บทความ: 000086390 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/07/2018

ทําไมฉันจึงไม่พบสัญญาณ ACK และ NACK ในคอร์ Intel FPGA Avalon I2C (Master)

สิ่งแวดล้อม

  • โปรเซสเซอร์ Intel® Nios® II
  • IP เอฟพีจีเอ Intel® Avalon I2C (Master)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในโปรโตคอลมาตรฐาน I2C ต้องมีการรับทราบ (ACK) และสัญญาณไม่รับทราบ (NACK) ที่ส่งระหว่าง Master และ Slave อย่างไรก็ตาม สัญญาณเหล่านี้ไม่สามารถพบได้ในคอร์ Intel FPGA I2C (Master)

    ความละเอียด

    ACK และ NACK ได้รับการจัดการโดยคอนโทรลเลอร์เอง นักพัฒนาไม่ควรให้ความสนใจกับสัญญาณเหล่านี้ ในกรณีของการเขียนมาสเตอร์ไปยัง Slave คุณสามารถดูNACK_DETที่ขัดจังหวะในตาราง 94 หน้า 123:

    /content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_embedded_ip.pdf

     

    ข้อมูลอัปเดตจะถูกเพิ่มลงในคู่มือผู้ใช้อุปกรณ์ต่อพ่วงแบบฝังในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้