ID บทความ: 000086385 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/08/2021

ทําไมฉันถึงเห็นปัญหาการทํางานร่วมกันกับแคชระหว่าง HPS และFPGAในการออกแบบ HPS โดยใช้อินเทอร์เฟซ ACE-Lite ใน Intel Quartus Prime Pro เวอร์ชั่น 20.4 และก่อนหน้า

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel© Quartus© Prime Pro เวอร์ชั่น 20.4 และก่อนหน้า อาจพบค่าสัญญาณ AXI ที่ไม่ถูกต้องในธุรกรรมระหว่าง
    ARM® AMBA® AXI ACE-Lite Managers ใช้โปรโตคอล ARM AXI ACE-Lite เพื่อเชื่อมต่อตรรกะอื่นๆ ใน Platform Designer เช่น HPS FPGAไปยัง SOC Bridges หรือตัวแทนAvalon®   ซึ่งอาจพบเห็นได้ในขณะทํางานเนื่องจากข้อผิดพลาดการทํางานร่วมกันกับแคช

    ความละเอียด

    มีโปรแกรมแก้ไข 0.28 สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 20.4 เพื่อแก้ไขปัญหานี้แล้ว   ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขจาก
    ลิงก์ที่เกี่ยวข้องด้านล่าง และคอมไพล์การออกแบบของคุณใหม่

    quartus-20.4-0.28-linux.run

    quartus-20.4-0.28-windows.exe

    quartus-20.4-0.28-readme.txt

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel© Quartus© Prime Pro เวอร์ชัน 21.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้