ID บทความ: 000086356 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/11/2020

ทําไมการกําหนดค่า FPGA ไม่สําเร็จจาก Linux/U-Boot และทําให้ HPS ค้างในอุปกรณ์ Intel® Stratix® 10 SX เมื่อฉันใช้เฟส 1 และเฟส 2 บิตสตรีมที่เปิดใช้งาน RSU ซึ่งสร้างขึ้นจากเวอร์ชันซอฟต์แวร์ Prime Intel® Quartus® ที่แตกต่างกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 20 อินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ทําไมการกําหนดค่า FPGA ล้มเหลวจาก Linux/U-Boot และทําให้ HPS ค้างบนอุปกรณ์ SX Intel® Stratix® 10 เมื่อฉันใช้บิตสตรีมขั้นตอนที่ 1 และขั้นตอนที่ 2 พร้อมเปิดใช้งาน RSU ที่สร้างขึ้นจากเวอร์ชันซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ที่แตกต่างกัน

    การผสมผสานเฟส 1 และบิตสตรีมขั้นตอนที่ 2 ซึ่งสร้างขึ้นจากเวอร์ชันซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ที่แตกต่างกันเป็นกรณีการใช้งานที่ไม่รองรับ

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วย Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 20.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้