ID บทความ: 000086352 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/12/2018

ทําไมจึงมีการเพิ่มส่วนต่อท้ายแบบสุ่มลงในไฟล์ส่วนประกอบ IP ที่สร้างขึ้นโดย Platform Designer ในซอฟต์แวร์ Quartus® Prime

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Quartus® Prime Pro Edition Platform Designer จะผนวกส่วนต่อท้ายเฉพาะ (แฮช) ไปยังชื่อไฟล์ส่วนประกอบ IP ระหว่างการสร้างเพื่อให้แน่ใจว่ามีความโดดเด่นของไฟล์ ความไม่ซ้ํากันของไฟล์เป็นสิ่งจําเป็นเนื่องจากส่วนประกอบ IP เป็นไดนามิก และ RTL สําหรับ IP ถูกสร้างขึ้นระหว่างรันไทม์ตามพารามิเตอร์อินพุต ชุดค่าพารามิเตอร์ที่กําหนดจะสร้างแฮชที่เหมือนกันสําหรับแต่ละเจนเนอเรชั่น วิธีนี้จะช่วยให้แน่ใจว่าไม่มีการชนกันระหว่างตัวแปรต่างๆ ของ IP เดียวกัน

    ความละเอียด

    ข้อมูลนี้ถูกเพิ่มในคู่มือผู้ใช้ Quartus® Prime Pro Edition: Platform Designer เวอร์ชัน 18.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Cyclone® 10 GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้