ID บทความ: 000086338 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 21/06/2017

ข้อผิดพลาดภายใน: ระบบย่อย: VPR20KMAIN, ไฟล์: /quartus/fitter/vpr20k/vpr_common/place_constraints.c, บรรทัด: 879

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชั่น 17.0 และก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในนี้ หากการออกแบบของคุณมีภูมิภาคการกําหนดค่าใหม่บางส่วน และคุณละเมิดกฎโปรโมชั่นทั่วโลกที่ระบุไว้ในตารางที่ 4-2 ของบทคู่มือการกําหนดค่าบางส่วนใหม่ ซึ่งสามารถเข้าถึงได้จากลิงก์ต่อไปนี้

    /content/dam/altera-www/global/en_US/pdfs/literature/hb/qts/qts-qps-handbook.pdf

     

    ... และคุณละเมิดกฎโปรโมชั่นทั่วโลกที่ระบุใน ประเภทสัญญาณที่รองรับสําหรับเครือข่ายนาฬิกาขับขี่ในภูมิภาค PR ของการวางแผนการออกแบบสําหรับบทกําหนดค่าบางส่วนใหม่ของคู่มือ Quartus Prime Standard

    ความละเอียด

    เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ คุณต้องปฏิบัติตามกฎโปรโมชั่นทั่วโลกที่ระบุไว้ในตารางที่ 4-2 ของบทคู่มือการกําหนดค่าบางส่วนใหม่

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในการเปิดตัวซอฟต์แวร์ Quartus Prime Standard Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V FPGA
    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้