ID บทความ: 000086334 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2017

ทําไมการลงทะเบียนเอาต์พุต Stratix IV scfifo และ dcfifo ของฉันจึงถูกล้างออกในระหว่างการยืนยัน sclr ในระหว่างการจําลองการทํางาน

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
    IP เอฟพีจีเอ Intel® FIFO
    การจำลอง, ดีบักและการตรวจสอบ
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในแบบจําลองการจําลอง Stratix® IV scfifo และ dcfifo การลงทะเบียนเอาต์พุตจะถูกล้างอย่างไม่ถูกต้องในระหว่างการยืนยันอินพุต sclr


ความละเอียด

ในการจําลองระดับฮาร์ดแวร์และเกต การลงทะเบียนเอาต์พุตจะยังคงไว้ซึ่งค่าก่อนหน้านี้

ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus Prime Standard Edition ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้