ทําไมฉันถึงเห็นการละเมิดเวลาการกู้คืนภายในALTLVDS

คำอธิบาย

คุณอาจเห็นการละเมิดเวลาการกู้คืนบนพาธรีเซ็ตจากการลงทะเบียนการรีเซ็ตที่เข้ารหัสโดยผู้ใช้ผ่านพอร์ตrx_cda_resetของการทํางานใหญ่ที่ALTLVDS_RXไปยังสัญญาณต่อไปนี้ *altlvds_rx_component|*auto_generated|rx*bit_slip_reg

ระบุเส้นทางเหล่านี้โดยการใช้ชุดการบ้านset_multicycle_path เช่น รายการด้านล่าง:

set_multicycle_path -from [get_keepers ] \ -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \ -setup -end 3 . set_multicycle_path -from [get_keepers ] \ -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \ -hold -end 2 .

ค่าของการบ้านเหล่านี้อาจแตกต่างกันขึ้นอยู่กับความสัมพันธ์ระหว่างนาฬิกาที่ใช้สําหรับการลงทะเบียนภายนอกของคุณและพอร์ตrx_outclockของการทํางานที่ALTLVDS_RX

Alteraแนะนําให้ใช้พอร์ตrx_outclockของALTLVDS_RXเมกะการทํางานเพื่อตอกบัตรลงทะเบียนการรีเซ็ตภายนอกเพื่อซิงโครไนซ์การรีเซ็ตไปยังโดเมนที่ถูกต้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 24 ผลิตภัณฑ์

Cyclone® III FPGA

Stratix® V GX FPGA

Cyclone® IV E FPGA

Cyclone® IV GX FPGA

Stratix® V GT FPGA

Cyclone® II FPGA

Stratix® V GS FPGA

Stratix® II GX FPGA

Stratix® II FPGA

Cyclone® FPGA

Stratix® III FPGA

Stratix® IV GX FPGA

Arria® II GZ FPGA

Arria® II GX FPGA

Arria® GX FPGA

Stratix® IV GT FPGA

Stratix® V E FPGA

เอฟพีจีเอ Stratix®

อุปกรณ์ HardCopy™ III ASIC

อุปกรณ์ HardCopy™ IV E ASIC

เอฟพีจีเอ Stratix® GX

อุปกรณ์ HardCopy™ IV GX ASIC

Cyclone® III LS FPGA

Stratix® IV E FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ทําไมฉันถึงเห็นการละเมิดเวลาการกู้คืนภายในALTLVDS_RXการทํางานที่ยุ่งเหวี่ยงในการออกแบบของฉัน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์