ID บทความ: 000086308 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/05/2014

พารามิเตอร์ "rstctrl_tx_lc_pll_rstb_select" ของอินสแตนซ์ "stratixv_hssi_gen3_pcie_hip" มีการกําหนดค่า "ch4_10_sel" ที่ไม่ถูกต้อง ค่าพารามิเตอร์ที่เป็นไปได้คือ: "NOT_ACTIVE", "CH4_OUT", "CH4_10_OUT", "CH1_OUT", "CH7_OUT"

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ข้อผิดพลาดนี้อาจเกิดขึ้นได้หากตั้งค่าพารามิเตอร์ force_hrc=1 ใน Hard IP (HIP) สําหรับไฟล์ตัวแปร PCI Express® ซึ่งมักจะเกิดขึ้นหากคุณกําลังเปลี่ยนจากตัวแปรเจนเนอเรชั่น 2 เป็นเจนเนอเรชั่น 3 และต้องบังคับให้การออกแบบเจนเนอเรชั่น 2 เป็นการออกแบบแบบ HIP หรือ Configuration อัตโนมัติผ่านโปรโตคอล (CvP) การใช้งานเจนเนอเรชั่น 3 จะรองรับคอนโทรลเลอร์ซอฟต์รีเซ็ตเฉพาะในขณะที่การออกแบบเจนเนอเรชั่น 2 สามารถรองรับคอนโทรลเลอร์ฮาร์ดรีเซ็ตสําหรับการออกแบบ HIP หรือ CvP อัตโนมัติ
ความละเอียด

ตั้งค่า force_hrc=0 และสร้างตัวแปรของคุณใหม่โดยใช้เครื่องมือแก้ไขพารามิเตอร์

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้