ID บทความ: 000086279 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/05/2019

ข้อผิดพลาดของคอมไพเลอร์: การเรียกฟังก์ชันที่ไม่รู้จัก: ในการคอมไพล์ OpenCL ด้วยโค้ด RTL แบบกําหนดเองพร้อมCyclone V Soc BSP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime และIntel® FPGA SDK สําหรับ OpenCL™ เวอร์ชัน 14.1 และใหม่กว่าสําหรับแพลตฟอร์ม Cyclone V SoC เมื่อรวมโมดูล RTL แบบกําหนดเองไว้ในการออกแบบ OpenCL การคอมไพล์อาจล้มเหลวกับแพลตฟอร์ม Cyclone® V SoC สําหรับข้อผิดพลาดด้านล่าง:-

     

    ข้อผิดพลาดของคอมไพเลอร์: การเรียกฟังก์ชันที่ไม่รู้จัก: acl.external.iowr.i1.si32.p4si32

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime และIntel® FPGA SDK สําหรับ OpenCL™ เวอร์ชัน 17.0 สําหรับแพลตฟอร์ม Cyclone V SoC

    ในฐานะการแก้ไขปัญหาผู้ใช้สามารถเปิดไฟล์ cyclonev_tsm.xml และเพิ่มรหัสด้านล่างรหัสนี้ยังมีอยู่ในแพลตฟอร์ม Stratix® V

     

    ค่าความหน่วง

    ค่าความจุ

    สไตล์>

    ประเภท>

    กลุ่ม>

     

    ค่าความหน่วง

    ค่าความจุ

    สไตล์>

    ประเภท>

    กลุ่ม>

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้