คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime และIntel® FPGA SDK สําหรับ OpenCL™ เวอร์ชัน 14.1 และใหม่กว่าสําหรับแพลตฟอร์ม Cyclone V SoC เมื่อรวมโมดูล RTL แบบกําหนดเองไว้ในการออกแบบ OpenCL การคอมไพล์อาจล้มเหลวกับแพลตฟอร์ม Cyclone® V SoC สําหรับข้อผิดพลาดด้านล่าง:-
ข้อผิดพลาดของคอมไพเลอร์: การเรียกฟังก์ชันที่ไม่รู้จัก: acl.external.iowr.i1.si32.p4si32
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime และIntel® FPGA SDK สําหรับ OpenCL™ เวอร์ชัน 17.0 สําหรับแพลตฟอร์ม Cyclone V SoC
ในฐานะการแก้ไขปัญหาผู้ใช้สามารถเปิดไฟล์ cyclonev_tsm.xml และเพิ่มรหัสด้านล่างรหัสนี้ยังมีอยู่ในแพลตฟอร์ม Stratix® V
ค่าความหน่วง
ค่าความจุ
สไตล์>
ประเภท>
กลุ่ม>
ค่าความหน่วง
ค่าความจุ
สไตล์>
ประเภท>
กลุ่ม>