ID บทความ: 000086224 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/10/2014

Gen3 Hard IP สําหรับ PCI Express รายงานข้อผิดพลาด TLP ไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในสถานการณ์ที่ไม่ค่อยมีการสิ้นสุดการสตรีมข้อมูล (EDS) ที่เสียหาย โทเคนอาจรายงานว่าเป็นข้อผิดพลาด TLP ที่มีรูปแบบไม่ถูกต้องแทนที่จะเป็นเฟรม ข้อ ผิด พลาด ปัญหานี้มีผลกับการออกแบบ Stratix V และ Arria V GZ เท่านั้น ทํางานในอัตราข้อมูลเจน 3

    ความละเอียด

    หากระบบของคุณรายงานจํานวน Malformed มากเกินไป TLPs โปรดติดต่อ mySupport สําหรับ การช่วยเหลือเพิ่มเติม

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้