ปัญหาสำคัญ
คำอธิบาย
เมื่อใช้ นา ฬิกาrx_protocol_clk Quartus ผู้ช่วยออกแบบ II รายงานข้อผิดพลาดต่อไปนี้:
“Critical Warning: (High) Rule D103: Data bits are not
correctly synchronized when transferred between asynchronous clock
domains.”
นาฬิกานี้ไม่มีข้อจํากัดในไฟล์ SDC
ความละเอียด
เพิ่มข้อจํากัดต่อไปนี้ในไฟล์ SDC:
set rx_protocol_clk_name "rx_protocol_clk[1]"
create_clock -name -period 13.468
-waveform {0.000 6.734} [get_ports ]