ID บทความ: 000086191 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/01/2013

อินเตอร์เฟซดิจิตอลอนุกรม I Design Long Locking Time ในอุปกรณ์ 40nm

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบ Serial Digital Interface (SDI) I ได้ทําการล็อกมาอย่างยาวนาน เวลาเมื่อเปลี่ยนจากความละเอียดสูง (HD) เป็นเจนเนอเรชั่น 3 (3G) หรือเมื่อคอร์ถูกรีเซ็ตหลังจากได้รับ 3G

    การออกแบบใช้เวลานานขึ้นเพื่อให้ได้เฟรมล็อกเมื่อใด บล็อคการตรวจจับอัตราไม่สามารถตรวจจับมาตรฐานได้อย่างถูกต้องเนื่องจาก ข้อมูลที่กู้คืนระหว่างการตรวจจับอัตราไม่ถูกต้อง

    ปัญหานี้มีผลต่อการออกแบบ SDI I ในอุปกรณ์ 40nm

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้