ID บทความ: 000086189 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/11/2013

การเชื่อมต่อสัญญาณนาฬิกาไม่ถูกต้องสําหรับอินเทอร์เฟซการรับและส่งสัญญาณ Avalon-ST

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • อีเธอร์เน็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    แหล่งข้อมูลการรับสตรีมมิ่ง Avalon (Avalon-ST) ไม่ถูกต้อง เชื่อมต่อกับสัญญาณนาฬิกาส่งและอ่างส่งสัญญาณ Avalon-ST จะเชื่อมต่ออย่างไม่ถูกต้องกับสัญญาณนาฬิการับสัญญาณ

    อย่างไรก็ตาม พอร์ต RTL สําหรับอินเตอร์เฟซการเชื่อมต่อสัญญาณนาฬิกาส่ง ถูกต้องสําหรับแหล่งข้อมูลการรับ Avalon-ST และพอร์ต RTL สําหรับ อินเทอร์เฟซการเชื่อมต่อสัญญาณนาฬิการับสัญญาณถูกต้องสําหรับ Avalon-ST ส่งซิงก์

    ปัญหานี้มีผลต่อการออกแบบ MAC ทั้งหมดที่เปิดใช้งาน FIFO ภายใน

    ความละเอียด

    ใช้แหล่งสัญญาณนาฬิกาเดียวกันกับการรับสัญญาณ Avalon-ST ส่งอินเตอร์เฟซ

    หากคุณต้องการใช้แหล่งนาฬิกาที่แตกต่างกัน ให้เชื่อมต่อนาฬิกา แหล่งที่มาสําหรับอินเทอร์เฟซการส่งไปยังสัญญาณนาฬิการับ การเชื่อมต่อ และแหล่งสัญญาณนาฬิกาสําหรับอินเทอร์เฟซการรับสัญญาณ ไปยังส่งการเชื่อมต่อสัญญาณนาฬิกา

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 13.1 ของ Triple Speed Ethernet ฟังก์ชัน MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้