ID บทความ: 000086167 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/08/2017

ทําไมอุปกรณ์ Arria 10 SX ของฉันไม่สามารถบูตได้หาก HPS ถูกรีเซ็ตในขณะที่กําหนดค่าFPGAหรือทําการถอดรหัส AES

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    อุปกรณ์ Arria® 10 SX อาจค้างอยู่หาก HPS ควบคุมบล็อก CSS (ทําการกําหนดค่า, PR หรือการถอดรหัส AES) และรับการรีเซ็ตแบบ Cold หรือ Warm ก่อนที่จะปรับการควบคุมใหม่  ปัญหาเกิดขึ้นในสถานการณ์นี้เนื่องจาก HPS จะยังคงควบคุมบล็อก CSS หลังจากรีเซ็ต แต่อีกแหล่งข้อมูลหนึ่งจําเป็นต้องควบคุมบล็อก CSS เพื่อดําเนินการฟังก์ชันที่ร้องขอ เช่น JTAG พยายามกําหนดค่าFPGAหรือมีการยืนยัน nCONFIG เพื่อกําหนดค่าใหม่หรือไม่ โปรดทราบว่าหากคุณใช้การบูตที่ปลอดภัย คุณไม่ได้รับผลกระทบจากปัญหานี้เนื่องจากรหัส HPS Boot ROM จะส่งการควบคุม CSS โดยอัตโนมัติ

    ความละเอียด

    หากสถานการณ์นี้เกิดขึ้น สามารถกลับมาทํางานตามปกติได้โดยทําการรีเซ็ต Power on reset (POR), รีเซ็ตแบบ Cold หรือ Warm Reset ของ HPS ซึ่งทําให้ HPS สามารถปรับการควบคุม CSS อีกครั้งและให้การควบคุมกลับสู่FPGA    หากคุณไม่ได้ใช้การบูทที่ปลอดภัย คุณสามารถหลีกเลี่ยงปัญหานี้ได้โดยตรวจสอบว่าซอฟต์แวร์ทํางานหลังจากขั้นตอน BOOT ROM ได้ปรับการควบคุม HPS ของ CSS หลังจากรีเซ็ตเพื่อให้FPGAเข้าเป็นเจ้าของบล็อก CSS ต่อไป  สิ่งสําคัญคือ HPS ไม่ได้ถูกจัดให้อยู่ในสถานะรีเซ็ตแบบหนาวเย็นหรือแบบ Warm ไม่มีกําหนด ไม่เช่นนั้น CSS จะไม่สามารถเข้าถึงFPGAแหล่งกําหนดค่าได้

    ข้อมูลนี้มีกําหนดที่จะรวมไว้ในคู่มือผู้อ้างอิงทางเทคนิค Arria 10 รุ่นในอนาคต

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 SX SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้