ID บทความ: 000086148 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/06/2021

ทําไม PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel Agilex® 7 FPGA IP ล้มเหลวในฮาร์ดแวร์เมื่อ VCO ทํางานรอบ 1066 MHz (ด้วยความถี่อินเทอร์เฟซรอบ 266/533/1066MHz)

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2 และก่อนหน้า คุณอาจเห็นใบข้อมูลบนพาธเอาต์พุตสูงสุด 800 รอบ เมื่อ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel Agilex® ความถี่ IP VCO 7 FPGA อยู่ที่ประมาณ 1066 MHz (เช่น ความถี่อินเทอร์เฟซรอบ 266MHz, 533MHz หรือ 1066MHz) ปัญหานี้มีผลกับอุปกรณ์ Intel Agilex® 7 FPGA เท่านั้นและขึ้นอยู่กับ PVT ซึ่งอาจเกิดขึ้นได้แม้หลังจากการทดสอบฮาร์ดแวร์สําเร็จแล้ว

     

    ความละเอียด

    มีการสร้างโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้