ปัญหาสำคัญ
เมื่อคุณใช้งานการออกแบบ Stratix V สําหรับ HDMI เวอร์ชั่น 2.0 (/altera/altera_hdmi/hw_demo/sv_hdmi2) การออกแบบจะไม่ทํางาน สําหรับความละเอียดที่ทํางานที่อัตราข้อมูลต่ํากว่า 600 เมกะบิตต่อวินาที (Mbps) นี้ ปัญหาเกิดจากข้อบกพร่องในบล็อกmr_rx_oversampleในการออกแบบที่หยุดทํางาน คอร์ HDMI RX จากความละเอียดในการล็อกที่ต้องใช้การสุ่มตัวอย่างสูง ปัญหานี้เท่านั้น มีผลต่อการออกแบบ HDMI 2.0 สําหรับอุปกรณ์ Stratix V
ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้
ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 15.0 Update 2 ของคอร์ HDMI IP