คำอธิบาย
สัญญาณ mgmt_clk ไม่ใช่อินพุตที่จําเป็นสําหรับ Stratix® V Hard IP สําหรับ PCI Express® HARD IP และต้องเชื่อมต่อกับคอนโทรลเลอร์การกําหนดค่าใหม่เท่านั้น
mgmt_clkฝังอยู่ในอินเทอร์เฟซreconfig_toxcvrที่เชื่อมต่อกับ PHY IP Core สําหรับ PCI Express ดังนั้นอินเทอร์เฟซจึงซิงโครนัส ซึ่งทําให้การเชื่อมต่อระหว่างคอนโทรลเลอร์การกําหนดค่าใหม่และ PHY IP ใช้งานง่ายขึ้น