ID บทความ: 000086072 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/04/2021

ทําไม eSRAM Intel Agilex® 7 FPGA IP ของฉันจึงไม่ตรงตามข้อมูลจําเพาะประสิทธิภาพสูงสุด

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และใหม่กว่า ทําให้ eSRAM Intel Agilex® IP 7 FPGA อาจไม่เป็นไปตามข้อมูลจําเพาะประสิทธิภาพสูงสุดเนื่องจากการละเมิดการระงับ

    ความละเอียด

    ในการแก้ไขปัญหานี้ แก้ไขไฟล์การออกแบบโดยเพิ่ม " (* altera_attribute = "ชื่อ HYPER_REGISTER_DELAY_CHAIN 100"*) " ไปยังอินสแตนซ์ eSRAM IP

    ตัวอย่างเช่น:

    (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) esram_inst(
    .esram0_ram_input_clk (clk_500)

    ......

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้