คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และใหม่กว่า ทําให้ eSRAM Intel Agilex® IP 7 FPGA อาจไม่เป็นไปตามข้อมูลจําเพาะประสิทธิภาพสูงสุดเนื่องจากการละเมิดการระงับ
ความละเอียด
ในการแก้ไขปัญหานี้ แก้ไขไฟล์การออกแบบโดยเพิ่ม " (* altera_attribute = "ชื่อ HYPER_REGISTER_DELAY_CHAIN 100"*) " ไปยังอินสแตนซ์ eSRAM IP
ตัวอย่างเช่น:
(* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) esram_inst(
.esram0_ram_input_clk (clk_500)
......
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2