ฉันจะตั้งโปรแกรมโซ่หน่วง I/O แบบไดนามิกโดยใช้ฟังก์ชัน ALTIOBUF...

คำอธิบาย

ทําตามคําแนะนําเหล่านี้เพื่อตั้งโปรแกรมโซ่หน่วง I/O แบบไดนามิกโดยใช้ฟังก์ชัน ALTIOBUF ในอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V

แต่ละธุรกรรมความล่าช้าแบบตั้งโปรแกรมได้ของ IOE ต้องใช้ 40 รอบนาฬิกาพร้อมระบุio_config_clkena LSB ควรเป็นบิตแรกของคุณ (io_config_datain[0]) ในช่วงต้นธุรกรรมของคุณ คุณสามารถค้นหาข้อมูลรูปแบบบิตสําหรับแต่ละตระกูลอุปกรณ์ในคู่มือผู้ใช้ ALTDQ_DQS2 เมกะฟังก์ชัน (PDF). ใช้ตาราง 4-1 สําหรับอุปกรณ์ Stratix V ตาราง 4-3 สําหรับอุปกรณ์ Arria V และอุปกรณ์ Cyclone V ความล่าช้าที่สามารถตั้งโปรแกรมได้ของ IOE แต่ละตัวจะมีขนาดกว้าง 6 บิต บิตที่สงวนไว้ควรตั้งค่าเป็นศูนย์ ควรระบุio_config_updateหลังจากรอบนาฬิกา^ที่ 40

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ฉันจะตั้งโปรแกรมโซ่หน่วง I/O แบบไดนามิกโดยใช้ฟังก์ชัน ALTIOBUF ในอุปกรณ์ Stratix V, Arria V และ Cyclone V ได้อย่างไร

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์