ID บทความ: 000085932 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/09/2012

ข้อผิดพลาด: พอร์ตเอาต์พุตสัญญาณนาฬิกาของ PLL ที่รวดเร็วหรือเพิ่มขึ้นมีการตั้งค่าตัวเลือกสัญญาณทั่วโลกที่ไม่ถูกต้อง -- ต้องตั้งค่าเป็น Global Clock หรือ Regional Clock

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อผิดพลาดนี้อาจเกิดขึ้นในขั้นตอนการคอมไพล์แบบเพิ่มระดับล่างขึ้นด้านล่างเมื่อ PLL ใช้ทรัพยากรนาฬิกาประเภทอื่นในพาร์ติชันการออกแบบที่ต่ํากว่าในการออกแบบระดับบนสุด ตัวอย่างเช่น ข้อผิดพลาดอาจเกิดขึ้นหาก PLL มีการเชื่อมต่อเฉพาะจากพินนาฬิกาของอุปกรณ์ไปยังสัญญาณนาฬิกาอินพุต PLL ในการออกแบบที่ต่ํากว่า แต่อินพุตนาฬิกา PLL จะถูกป้อนด้วยแหล่งสัญญาณนาฬิกาประเภทอื่น (เช่น ทรัพยากรการกําหนดเส้นทางทั่วโลก) ในการออกแบบระดับสูงสุด เมื่อคุณนําเข้าการออกแบบระดับล่างไปยังระดับบนสุด ทรัพยากรนาฬิกาใหม่จะไม่สามารถเชื่อมต่อกับอินพุตนาฬิกา PLL ในพาร์ติชันได้ เนื่องจากไม่ได้ใช้ทรัพยากรนาฬิกาประเภทเดียวกัน

หากต้องการแทนที่ประเภทของทรัพยากรการกําหนดเส้นทางที่ใช้ในตัวอย่างนี้ ให้ใช้GLOBAL_SIGNALที่มอบหมายให้กับอินพุตนาฬิกา PLL ในการออกแบบที่ต่ํากว่าอย่างชัดแจ้งก่อนที่คุณจะคอมไพล์และส่งออกพาร์ติชัน ดังนี้:

set_instance_assignment -name GLOBAL_SIGNAL ON -to "อินพุตสัญญาณนาฬิกา >"

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้