ID บทความ: 000085925 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/03/2017

ทําไมฉันจึงเห็นการยืนยันข้อมูลการอ่านเพิ่มเติมที่ถูกต้องบนอินเทอร์เฟซ Intel® Arria® 10 FPGA EMIF MMR

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    หากคอนโทรลเลอร์หน่วยความจํา Intel® Arria® FPGA Intel® FPGA IP เปิดใช้งานอินเทอร์เฟซ MMR ไว้ คุณอาจสังเกตเห็นว่าสัญญาณ mmr_readdatavalid จะยืนยันเป็นครั้งคราวแม้ว่าจะไม่มีการออกคําสั่งอ่านก็ตาม

     

    การยืนยัน mmr_readdatavalid มีต้นกําเนิดมาจากคําสั่งอ่านภายในของตัวควบคุมหน่วยความจําและอาจทําให้อินเทอร์เฟซโฮสต์ Avalon®จับข้อมูลการอ่านที่ไม่ถูกต้อง

    ความละเอียด

    อินเทอร์เฟซโฮสต์ Avalon ต้องยอมรับ mmr_readdatavalid ตามข้อกําหนดต่อไปนี้เท่านั้น:

    • mmr_readdatavalid ส่งคืนหนึ่งรอบหลังจากออกคําขออ่านในการลงทะเบียน MMR ecc1, ecc2, ecc3, ecc4
    • mmr_readdatavalid ส่งคืนสามรอบหลังจากออกคําขออ่านไปยังการลงทะเบียน MMR อื่นๆ ทั้งหมดนอกเหนือจาก ecc1, ecc2, ecc3, ecc4

    ตัวอย่าง: อินเทอร์เฟซโฮสต์ Avalon ควรยอมรับ mmr_readdatavalid หนึ่งรอบสัญญาณนาฬิกาเท่านั้นหลังจากส่งคําขออ่านเพื่อลงทะเบียน ecc1 (โดยมีสัญญาณ mmr_waitrequest ต่ํา)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้