เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro และ Standard Edition เวอร์ชั่น 17.1 Update 1 และก่อนหน้า คุณอาจเห็นข้อผิดพลาดที่ทําให้เกิดปัญหานี้เมื่อคอมไพล์ IP RS232_UARTที่สร้างขึ้นโดยใช้ Platform Designer
การแก้ไขปัญหานี้แก้ไขไฟล์ IP HDL "\altera_up_avalon_rs232_\synth\altera_up_sync_fifo.v" เพื่ออัปเดตข้อผิดพลาดในอินสแตนซ์ scfifo ถอด ", " ที่ตอนท้ายของบรรทัด 129 และเพิ่มกลับเข้าไปหลังจาก //synopsys translate_offแถวที่ 133
รหัสเดิม:
Sync_FIFO scfifo
(
อินพุต
.clock (clk),
.sclr (รีเซ็ต),
.data (write_data),
.wrreq (write_en),
.rdreq (read_en),
สองทิศทาง
เอาต์ พุ ต
.empty (fifo_is_empty),
.full (fifo_is_full),
.usedw (words_used),
.q (read_data),
ไม่ได้ใช้
translate_offของ synopsys
.aclr (),
.almost_empty (),
.almost_full ()
translate_onของ synopsys
);
รหัสที่แก้ไข:
Sync_FIFO scfifo
(
อินพุต
.clock (clk),
.sclr (รีเซ็ต),
.data (write_data),
.wrreq (write_en),
.rdreq (read_en),
สองทิศทาง
เอาต์ พุ ต
.empty (fifo_is_empty),
.full (fifo_is_full),
.usedw (words_used),
.q (read_data)
ไม่ได้ใช้
translate_offของ synopsys
,
.aclr (),
.almost_empty (),
.almost_full ()
translate_onของ synopsys
);
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Intel Quartus Prime Pro และ Standard Edition เวอร์ชั่น 18.0