คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 และก่อนหน้า คุณอาจเห็นว่าเมื่อคุณใส่ RTL จากเทมเพลตลงในไฟล์ VHDL/Verilog HDL เนื้อหาจะไปยังไฟล์ VHDL/Verilog HDL อื่น
ความละเอียด
ในการแก้ไขปัญหานี้ ให้คัดลอกเนื้อหาของเทมเพลตไปในการแสดงตัวอย่างและวางลงในไฟล์ VHDL/Verilog HDL ที่กําหนด
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2