ID บทความ: 000085871 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/11/2017

ข้อผิดพลาด(129001): พอร์ตอินพุต CLK บนอะตอม "ALTDDIO_OUT_component|auto_generated|ddio_outa[0]" ซึ่งเป็น twentynm_ddio_out primitive ไม่ได้มีการเชื่อมต่อและ/หรือกําหนดค่าอย่างถูกต้องตามกฎหมาย

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดนี้เมื่อรวบรวมการออกแบบที่มีการสร้างอินสแตนซ์ของ altddio_out หรือ altddio_in การกําหนดเป้าหมาย Intel® Arria® 10, Intel Cyclone® 10GX หรือ Intel Stratix® ตระกูลอุปกรณ์ 10

     

     

    ความละเอียด

    ข้อผิดพลาดนี้เกิดขึ้นเนื่องจาก altddio_out และ altddio_in ไม่เหมาะสําหรับใช้กับตระกูลอุปกรณ์เหล่านี้

    ใช้ Altera GPIO IP Core แทนที่จะเป็น altddio_out และ altddio_in ใหม่สําหรับตระกูลอุปกรณ์ Intel® Arria® 10, Intel Cyclone® 10GX หรือ Intel Stratix® 10 ตระกูลอุปกรณ์

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้