คำอธิบาย
เนื่องจากปัญหากับ Intel® MAX® 10 FPGA Modular ADC Intel® FPGA IP การตั้งค่าการจําลอง VHDL เกิดขึ้น
ข้อความแสดงข้อผิดพลาดนี้ออกเมื่อเริ่มต้นการจําลอง VHDL ซึ่งเกิดขึ้นเนื่องจากชื่อโมดูลไม่ถูกต้องที่ใช้ในแบบจําลองการจําลอง VHDL ที่สร้างขึ้นโดยอัตโนมัติ
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ใช้โมเดลการจําลอง Verilog HDL
ไม่รองรับการจําลอง VHDL สําหรับ Intel FPGA IP Modular ADC Intel MAX 10 FPGA