คำอธิบาย
ได้ หากคุณลองจําลองซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1 หรือ 12.1sp1 10GBASE-KR PHY Intel® FPGA IP ใน Cadence NCSIM อาจพบข้อผิดพลาดต่อไปนี้:
ข้อ ผิด พลาด:
...
ncelab: *W,STARMT: @* นี้ขยายเป็นรายการว่างเปล่าจะไม่ตื่นขึ้นมา
ncelab: *W,STARMT: @* นี้ขยายเป็นรายการว่างเปล่าจะไม่ตื่นขึ้นมา
ncelab: *E, CUVMOC: การผสมผสานที่ผิดกฎหมายของ varibles และ nets ในการแสดงการเชื่อมต่อกับพอร์ตเอาต์พุต
...
ความละเอียด
ในการแก้ไขปัญหานี้ ให้คัดลอกไฟล์ที่แนบ lt_tx_data.sv ไปยังไดเรกทอรีต่อไปนี้:
xcvr_10gbase_kr_sim/altera_xcvr_10gbase_kr/แคช/
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของ Intel FPGA IP 10GBASE-KR PHY