คุณอาจเห็นออฟเซ็ตระหว่างสัญญาณนาฬิกาอินพุตและสัญญาณออกเมื่อเรียกใช้งานStratix®อุปกรณ์ III PLL ในโหมดชดเชยบัฟเฟอร์การหน่วงเวลาเป็นศูนย์ (ZDB) หากโปรเจคของคุณถูกคอมไพล์ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 8.0 SP1 หรือเวอร์ชันก่อนหน้า
โหมดชดเชย ZDB จะปรับขอบนาฬิกาที่เพิ่มขึ้นที่พินอินพุตเฉพาะของ PLL ไปยังขอบเพิ่มขึ้นของนาฬิกาเอาต์พุตที่พินเอาต์พุตเฉพาะของ PLL อย่างไรก็ตาม ความล่าช้าในการชดเชยไม่ได้รับการปรับให้เหมาะสมในเวอร์ชั่นซอฟต์แวร์ Quartus II ก่อนเวอร์ชั่น 8.1
ความล่าช้าในการชดเชยได้รับการแก้ไขโดยเริ่มขึ้นในเวอร์ชั่น 8.1 ของซอฟต์แวร์ Quartus II และนี่เป็นเวอร์ชั่นแรกที่มีโมเดลเวลาสุดท้ายสําหรับความหนาแน่นของอุปกรณ์เฉพาะในตระกูล Stratix III
หากคุณไม่สามารถอัปเกรดซอฟต์แวร์ Quartus II เวอร์ชันของคุณเป็นเวอร์ชันที่มีความล่าช้าในการชดเชยคงที่ คุณสามารถเพิ่มการเปลี่ยนเฟสในฟังก์ชัน ALTPLL เพื่อชดเชยออฟเซ็ต นาฬิกา คุณควรวัดออฟเซ็ตบนบอร์ดของคุณเพื่อกําหนดค่าสําหรับการเปลี่ยนเฟสที่จําเป็น