ID บทความ: 000085792 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/03/2013

ทําไม VHDL ของฉันสําหรับลูปจึงไม่ถูกสังเคราะห์อย่างถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 และใหม่กว่า คุณอาจไม่ได้รับคําเตือนหรือข้อผิดพลาดว่าขอบเขตช่วงที่เหมาะสมต้องคงที่เมื่อคุณมีโครงสร้าง VHDL ต่อไปนี้:

    for J in 0 to loop
     
    end loop;

    โครงสร้าง VHDL นี้ไม่ได้รับการรองรับโดยการสังเคราะห์ในตัว Quartus II และอาจส่งผลให้ลอจิกสังเคราะห์ไม่ถูกต้อง

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ อย่าใช้โครงสร้างนี้แม้ว่าซอฟต์แวร์ Quartus II จะไม่แสดงคําเตือนหรือข้อผิดพลาด

    โครงสร้างนี้สร้างข้อความที่เหมาะสมเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 12.1 SP1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้