ID บทความ: 000085783 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/12/2012

กําหนดเวลาการประชุมสําหรับอุปกรณ์ IV Stratixด้วย 100GbE MAC และ PHY IP Core

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ไม่สามารถกําหนดเวลาสําหรับอุปกรณ์ Stratix IV ที่มี 100GbE MAC และ PHY IP Core

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ 12.1 Quartus รุ่น แกน IP

    สําหรับรุ่น 12.0 ของแกน IP เพื่อปรับปรุงกําไรขั้นต้นของเวลา สําหรับการออกแบบ Stratix IV คุณอาจต้องมีข้อจํากัดด้าน นาฬิกา MAC

    ดูงานที่ได้รับมอบหมายในไฟล์ alt_eth_100g wrappers projects .sdc ตัวอย่างเช่น การมอบหมาย alt_e100_siv.sdc คือ:

    if { $::TimeQuestInfo(nameofexecutable) == "quartus_fit"} { create_clock -name {clk_din} -period "360.00 MHz" [get_ports {clk_din}] create_clock -name {clk_dout} -period "360.00 MHz" [get_ports {clk_dout}] } else { create_clock -name {clk_din} -period "315.00 MHz" [get_ports {clk_din}] create_clock -name {clk_dout} -period "315.00 MHz" [get_ports {clk_dout}] }

    การบ้านนี้บังคับให้ฟิตเตอร์พยายามผลักดันสําหรับ 360 MHz ในขณะที่การวิเคราะห์เวลาแบบคงที่จะตรวจสอบกับ 315 MHz สําหรับนาฬิกา MAC

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้