คำอธิบาย
นี่เป็นปัญหาที่ทราบแล้วและจะแก้ไขใน รุ่น Quartus® II ในอนาคต
ความละเอียด
สร้างข้อจํากัด SDC ภายนอกด้วยข้อจํากัดนี้และคอมไพล์โครงการ Quartus II ใหม่:
create_generated_clock -name {av_reconfig_pma_testbus_clk}
-source [get_pins -compatibility_mode {*|basic|a5|reg_init[0]|clk}]
-divide_by 2 [get_registers {*av_xcvr_reconfig_basic:a5|*alt_xcvr_arbiter:pif*|*grant*}]