ID บทความ: 000085733 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 31/08/2015

คําเตือน (205007): ชื่อพินที่ตัดทอนในไฟล์เอาต์พุต IBIS เป็น "ชื่อพิน IBIS" เพื่อให้สอดคล้องกับมาตรฐาน IBIS 3.2/4.0/4.1

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อมูลจําเพาะของ IBIS เวอร์ชัน 4.1 และก่อนหน้าจะจํากัดความยาวของคอลัมน์signal_nameไว้ที่ 20 อักขระหรือน้อยกว่า  เมื่อFPGA deisgn มีชื่อพอร์ตระดับบนสุดที่มีความยาวมากกว่า 20 ตัวอักษร ซอฟต์แวร์ Quartus® II ต้องตัดชื่อพอร์ตให้ตรงกับขีดจํากัด 20 ตัวอักษร

ความละเอียด

สําหรับอุปกรณ์ Arria® V Stratix® V และ Cyclone® V ซอฟต์แวร์ Quartus II รองรับเจนเนอเรชั่นของ IBIS ให้มีข้อมูลจําเพาะของ IBIS เวอร์ชั่น 4.2 และ 5.0 ใหม่ล่าสุดซึ่งมีขีดจํากัดอักขระ 40 ตัวในคอลัมน์signal_name

สําหรับอุปกรณ์ Stratix V เวอร์ชัน IBIS อาจถูกเลือกโดยการเลือกการตั้งค่าเครื่องมือ EDA: หมวดหมู่ระดับบอร์ดกล่องโต้ตอบการตั้งค่าที่มีอยู่จากเมนูการบ้าน

สําหรับอุปกรณ์ Arria V และ Cyclone V ต้องเพิ่มการมอบหมายด้วยตนเองไปยังไฟล์ Quartus Settings (.qsf)
การบ้านคือ:

set_global_assignment -name EDA_IBIS_SPECIFICATION_VERSION -section_id eda_board_design_signal_integrity

อาจตั้งค่าเวอร์ชันเป็น 4P2 สําหรับการสนับสนุนเวอร์ชัน 4.2 และ 5P0 สําหรับการสนับสนุนเวอร์ชัน 5.0

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Arria® V GX FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้